Anmelden mit
Registrieren | Anmelden

TMDS Transmitter

DVI-Grundlagen: Alles über Steckertypen, TDMS und Konformität
Von

Der TMDS (T ransition M inimized D ifferential S ignaling) Transmitter überträgt die seriellen Daten über das Kabel in vier verschiedenen Kanälen. Einen für das Taktsignal und jeweils einer für jede Farbe. Die 8 Bit jeder Farbe werden in einem seriellen 10-Bit-Signal übertragen: 8 Bits für die Farbdaten, ein Bit zum kennzeichnen, ob die Signalübergänge (Transitions) minimiert wurden und einem Bit für DC Balancing. Die Daten selbst werden zehn Mal schneller übertragen als das Taktsignal. Dafür sorgt ein PLL-Baustein, der den Takt vervielfacht. Bei einem Takt von 165 MHz werden so 1,65 GB/s an Daten übertragen.

Der TMDS Transmitter im Detail: Der Grafikchip gibt die Daten in paralleler 24-Bit-Form (8 Bit pro Farbe) an den Transmitter weiter, der die Daten in serielle Signale wandelt und zwei zusätzliche Bits hinzufügt. Da die Daten 10x schneller als der Takt übertragen werden, muss dass Taktsignal mittels eines PLLs vervielfacht werden.

Die Kodierung der Daten zur Minimierung der Signalübergänge erscheint auf den ersten Blick kontraproduktiv, da ein zusätzliches Bit an Daten übertragen werden muss, ohne das die Gesamtbandbreite der Übertragung dadurch gesteigert würde. Der Sinn der Minimierung, der über einen Encoding-Algorithmus der mit boolean exclusive OR (XOR) oder NOR (XNOR) Operationen arbeitet, liegt in einer sichereren Übertragung der Daten über die Kupferleitungen des Kabels. Jeder Spannungswechsel von 0 zu 1 erzeugt elektromagnetische Emissionen (EMI). Die Minimierung der Signalübergänge macht jedoch die Übertragung so störungssicherer.

Das obere Bild Zeigt den worst Case eines seriellen Datenstroms mit 8 Bits (8 Bit entspricht einem Datenwort). 7 Übergänge zwischen 0 und 1 kommen zustande. Darunter die minimierte Version, mit zusätzlichem 9. Encoding-Bit. Die Folge: nur noch 3 Übergänge.

Auch das 10. Bit für DC-Balancing dient der Übertragungssicherheit. Sollte es über einen längeren Zeitraum vorkommen, dass nur gleichartige Signale über die Leitung gelangen (beispielsweise viele Einser-Bits), würde durch die Eigenkapazität und- Induktivität (Selbstaufladung) einer jeden Leitung der Nullpunkt (Masse) als Referenz wegdriften. Die korrekte Dateninterpretation von Null und Eins wäre somit gefährdet. Damit dies nicht vorkommt, invertiert das DC-Balancing gegebenenfalls die Signale. Somit bleibt der Nullpunkt im Lot, die Daten können immer korrekt interpretiert werden. Um anzuzeigen, ob die Datenwörter gerade invertiert oder nicht invertiert ankommen, setzt man entsprechend das DC-Balancing-Bit.

Das Beispiel zeigt eine Serie von 8-Bit-Datenwörtern (Der Vereinfachung wegen ohne das 9. und 10. Bit). Darunter ein Datenwort im Einzelnen, zunächst mit dem 9. Bit (auf 0, da keine TM-Kodierung benötigt wird) und darunter mit gesetztem DC-Bit und entsprechend invertiertem Datenwort. Die untere Darstellung zeigt, dass die Aufladungsprobleme im Kabel durch DC-Balancing effektiv verhindert werden.

Wie man merkt, wurde bei der Festlegung des DVI 1.0 Standards viel Aufwand betrieben, um die Signalübertragung fehlersicher zu machen. Auch das so genannte Differential Signaling zielt darauf ab. Eine normale digitale Übertragung serieller Daten über eine Leitung ist - wie bereits erwähnt - anfällig gegenüber externen elektromagnetischen Störimpulsen. Daher werden für jeden DVI-Kanal (Rot, Grün, Blau und Takt) zwei Leitungen verwendet, bei dem über die zweite Leitung das invertierte Signal der ersten Leitung gesendet wird. Der TMDS Receiver (Monitor) zieht beide Werte voneinander ab und kann so Störungen, die während der Übertragung auftreten, problemlos ausgleichen.

Die Daten werden pro Kanal auf jeweils zwei Leitungen gesendet. Einmal normal und einmal invertiert. Der Receiver zieht die Werte am Ende voneinander ab. So lassen sich Signalstörungen ausgleichen.

Ihre Reaktion auf diesen Artikel