Intel setzt bei Ivy-Bridge-Nachfolger auf neues Speicherkonzept

Bei den für 2013 geplanten Nachfolgern der Ivy-Bridge-Chips, der Haswell-CPUs setzt der Hersteller auf eine echte Innovation: Als Arbeitsspeicher setzt der Hersteller auf DRAM-Module, sogenannten Transactional Memory. Bei diesem Speicherkonzept, können einzelne Threads Speicherteile nicht mehr für sich sperren, sondern die Speicherteile können bei parallelen Berechnungseinheiten gemeinsam nutzen werden.

Dazu verpasst Intel dem Befehlssatz die „Transactional Synchronization Extensions (TSX)", die besteht zum einen aus der „Hardware Lock Elision (HLE)“-Erweiterung, bei der Locks also Sperren einzelner Bereiche durch den einzelne Threads oder Kerne nur noch dann vollzogen werden, wenn es keine andere Möglichkeit mehr gibt, weil sich die Threads durch das Überschreiben anderer Ergebnisse ansonsten behindern würden.

Zum anderen erweitert Intel den Befehlssatz um „Restricted Transactional Memory (RTM)“, die eine umfassendere Umsetzung des Transactional-Memory-Konzepts darstellt.

Insgesamt soll mit diesen Erweiterungen die Auslastung von Mehrkernsystemen gesteigert werden, weil einzelne Threads nicht mehr auf freiwerdenden Speicher warten, sondern die Ressourcen effektiver teilen. Zudem wird der Sychronisations- und Koodinationsaufwand bei parallelen Berechnungen stärker zu Compiler und Hardware verschoben werden und so auch die Arbeit für Entwickler vereinfacht.

Erstelle einen neuen Thread im News-Forum über dieses Thema
Dieser Thread ist für Kommentare geschlossen
4 Kommentare
    Dein Kommentar
  • echte innovation?! ich dachte, das gibts bei ibm schon zu haben, oder zählt das nicht? ^^
    0
  • Die große Frage ist, ob das bereits bei bestehenden Compilaten etwas bringt, oder das erst (nennenswert) was bringt, wenn die Sortware dafür optimiert wurde.
    0
  • Wird der Preis stimmen, oder droht ein Rambus-Schicksal?
    0