IBM enthüllte aktuell das Ergebnis eines seit fast einem Jahrzehnt laufenden Forschungsprogramms: Ein Chip, der elektrische und optische Schaltkreise kombiniert. Laut IBM soll die Technologie kleinere, schnellere und effizientere Prozessoren ermöglichen und Wegbereiter für Rechner der Exaflop-Generation sein.

Die neue Technologie, die auf den Namen CMOS Integrated Silicon Nanophotonics hört, wurde von den IBM Research Labs entwickelt und soll bereits eine mehr zehnmal höhere Packungsdichte als heutige Chip-Technologien ermöglichen. Nach Angaben des Unternehmens belegt ein einzelner Transceiver-Kanal mit allen dazugehörigen optischen und elektrischen Schaltkreisen eine Fkläche von rund 0,5 mm². Mit der Technik sollen Single-Chip-Transceiver mit Abmessungen von 4 x 4 mm möglich sein, die zu Übertragungsraten von mehr als einem Terabyte pro Sekunde fähig sind.
"Unsere neue Technologie verspricht dank allgegenwärtiger und energieeffizienter optischer Verbindungen zwischen Racks, Modulen und Halbleitern – und sogar innerhalb eines einzelnen Chips – beispiellose funktionelle Halbleiter- und generelle Performance-Verbesserungen", so Yurii Vlasov, Manager des Silicon Nanophotonics Departmentder IBM Research Labs. "Als Nächstes müssen wir die nötigen Verfahren etablieren, um die Technologie in die kommerzielle Fertigung zu überführen."
Laut IBM können die Halbleiter mit üblichen CMOS-Prozessen produziert werden, eine Umrüstung der Produktionsstätten sei nicht nötig. Ob und wann die Technologie in Produktion geht, bleibt derzeit noch offen.
Na dann dauert das sicher mindestens 5 Jahre, bis es eingeführt wird. Solange wird es dauern bis der Kunde mit allen bestehenden und aktuell noch geplante Techniken abgeschöpft wurde. -.-
Man kann so zum Beispiel den in der CPU verbauten Cache latenzaermer betreiben. Je groeßer der Cache, umso hoeher die Latenz. (War beim AMD sehr schoen zu sehen) Dadurch das bei aktuellen CPUs der Cache-Takt identisch zu dem Takt des Rechenwerkes ist, ist dessen Leistung etc auch vom Takt der CPU abhaengig. Somit kann man besonders bei niedrig getakteten CPUs mehr rausholen, in dem man die Latenzen der Datenpfade verringert. So kann man unter Umstaenden auch den Cache verkleinern (Um ihn noch schneller zu machen) und dabei Geld sparen.